

4. Външен интерфейс на микропроцесора

Състав, предназначение и манипулация на системната шина. Организация на обмена с оперативната памет. Видове системни цикли. Организация на входно-изходния обмен. Видове прекъсвания. Системен цикъл за потвърждение на прекъсването. Таблица на векторите за прекъсване.

Изводи на паметта


Изводите, които са общи за всички устройства памет, са адресни входове, изходи на данните или входно-изходни линии за данните, някои типове входове за избор, поне един вход за управление на операция четене или запис. Вж фиг. 9-1 за обща илюстрация на RAM и ROM устройства.

Адресни изводи. Всички устройства памет имат адресни входове, които избират положението на запомнящата клетка в устройството на паметта. Адресните входове почти винаги се означават с имена от A_0 – най младшия адресен вход, до A_n , където най-големият индекс може да бъде стойност с 1 по-малка от общия брой адресни входове. Напр. при памет, която има 10 адресни крачета, те са с имена A_0 – A_{10} . Броят на адресните входове на паметта определя общия обем от запомнящи клетки в устройството.

Изводи за данни. Всички чипове памет имат набор от изходи за данни или входно-изходни изводи за данни. На фиг. 9-1 е показано устройство с общи входно-изходни изводи за данните линии. Днес много чипове памет имат общи двупосочни входно-изходни (I/O) изводи за данни.

Данните линии са точките, където постъпват данните при запис или откъдето се извличат при четене. Те почти винаги се означават с D_0 – D_7 , при 8 битова даннова шина. В този пример паметта съхранява 8 бита данни за всяка отделна клетка. Такава памет се нарича често памет с байтова организация. Не всички памет са с такава организация. Има чипове памет с 16, 4 и 1 битова организация.

FIGURE 9-1 A pseudo-memory component illustrating the address, data, and control connections



Селекторни изводи. Всяко устройство с памет има вход – понякога повече от един – който избира или активира устройството с памет. Този вид вход най-често се нарича избор на чип (CS), разрешаване на чип (CE), или просто вход за избор (S). RAM паметта обикновено има поне един CS или S вход, а ROM поне един $\overline{CS}$. Ако $\overline{CE}$, $\overline{CS}$, или S входът е активен (при логическа 0 в този случай, поради звездата), устройството с памет извършва четене или запис. Ако е неактивно (логически 1 в този случай), устройството с памет не може да извърши четене или запис, защото е изключено или деактивирано. Ако има повече от една CS извода, всички трябва да бъдат активирани при четене или запис на данни.

Управляващи изводи. Всички устройства с памет имат някакъв контролен вход или входи. ROM обикновено има само един контролен вход, докато RAM често има един или два контролни входа.

Управляващият вход, който най-често се намира в ROM, е извод за разрешаване на изхода (OE) или порта (G), който позволява на данните да се четат от изводите за данни на ROM. Ако OE и входът за избор са активни, тогава изходът е разрешен. Ако CE е неактивен, изходът е деактивиран при високоимпедансно състояние. OE изводът разрешава и деактивира буфери с три състояния, разположени в устройството с памет и трябва да е активен за четене на данни.

Устройството с RAM памет има един или два контролни входа. Ако има един контролен вход, той често се нарича R/W. Това краче избира операция за четене или операция за запис само ако устройството е избрано от входа за избор (CE). Ако RAM има два контролни входа, те обикновено са обозначени с WE (или W) и (CE (или G)). Тук WE (разрешение на запис) трябва да е активен, за да извърши операция за запис в паметта, и OE трябва да е активен, за да извърши четене. Когато тези две крачета WE и OE се ползват /свързани са в схемата/ те никога не трябва да са активни едновременно. Ако и двата контролни входа са неактивни (логическа 1), тогава данните нито се записват, нито се четат и линиите за данни са във високо импедансно състояние.

ROM памет

Паметта само за четене (ROM) съхранява постоянно програми и данни, които са резидентни в системата и не трябва да се променят, когато захранването е прекъснато. ROM е постоянно програмиран, така че данните винаги присъстват, дори когато захранването е изключено. Този тип памет често се нарича енергонезависима памет.

ROM днес се предлага в много форми. Устройство, което наричаме ROM, се закупува в масови количества от производителя и се програмира по време на неговото производство във фабриката. EPROM (изтриваема програмируема памет само за четене), е вид ROM, който се използва когато софтуерът трябва да се сменя често или когато се ползват ограничен брой ИС. За да бъде ROM практичен, обикновено трябва да закупим поне 10 000 устройства. EPROM се програмира вътре в устройство, наречено EPROM програматор. EPROM паметта може да се изтрие, ако се изложи на ултравиолетова светлина с висок интензитет за около 20 минути или по-малко, в зависимост от вида на EPROM.

Предлагат се и устройства с памет PROM, но днес те не са толкова често срещани. PROM (програмируема памет само за четене) също се програмира на място чрез прогаряне на малки жички от нихром или силициев оксид, но веднъж програмиран не може да бъде изтрит.




FIGURE 9-2 The pin-out of the 2716, 2K x 8 EPROM (Courtesy of Intel Corporation)

Фигура 9-2 илюстрира 2716 EPROM, който е представител на повечето EPROM. Това устройство съдържа 11 адресни входа и 8 изхода за данни. 2716 е устройство с памет 2K x 8. Серията 27XXX от EPROM съдържа следните номера 2704 (512 x 8), 2708 (1K x 8), 2716 (2K x 8), 2732 (4K x 8), 2764 (8K x 8), 27128 (16K x 8), 27256 (32K x 8), 27512 (64K x 8) и 271024 (128K x 8). Всеки от тези чипове съдържа адресни крачета, осем извода за данни, един или повече входове за избор на чип (CE) и крак за разрешаване на изхода (OE).

Фигура 9-3 илюстрира времевата диаграма за 2716 EPROM.




FIGURE 9-3 The timing diagram of AC characteristics of the 2716 EPROM (Courtesy of Intel Corporation)

Данните се извеждат само на изходните линии след като сигнал с логическа 0 е поставен както на изводите CE, така и на OE. Ако CE и OE не са и двата логическа 0, изходните линии за данни остават в техния висок импеданс или изключено състояние.

V_{pp} крачето трябва да бъде поставено в логическа 1, за да се четат данните от EPROM. В някои случаи крачето V_{pp} е на същото място като WE крачето на SRAM. Това позволява на 1 цокъл да се постави EPROM или SRAM. Примери са 2716 EPROM и 6116 SRAM, и двете устройства 2K x 8 имат еднакъв цокъл с изключение на извода V_{pp} на EPROM и WE на SRAM.

Друг, по-нов тип памет за четене е флаш паметта. Флаш паметта често се нарича EEPROM (електрически изтриваема програмируема ROM), EAROM (електрически променяща се ROM) или NOVRAM (енергийна RAM). Тези устройства с памет се изтриват електрически на място в системата, но изискват повече време за изтриване от нормалната RAM памет. Устройството с флаш памет се използва за съхраняване на информация за настройка на системи като видеокартата в компютъра. Също така то замени EPROM в компютъра за запис на BIOS паметта. Някои системи съдържат парола, съхранена във флаш паметта.

Един важен параметър, показан на времевата диаграма и листа с параметри е времето за достъп до паметта – това е времето, необходимо на паметта, за да прочете информация. Както илюстрира Фигура 9-3, времето за достъп до паметта (t_a) се измерва от появата на адреса на адресните входове до появата на данните на изходите. Това се основава на предположението, че CE входът се превключва в ниско ниво по същото време, когато адресът на адресните входове е стабилен. Също така, OE трябва да бъде логическа 0, за да се активират изходните линии на данните. За показаната EPROM t_a е 450 ns. 8086/8088 работеше с тактова честота 5 MHz, която дава на паметта време от 460 ns за достъп до данните. Този тип памет изисква тактове на изчакване, за да работи правилно с микропроцесорите 8086/8088 поради доста дългото си време за достъп. Ако състоянията на изчакване не са желани, са нужни по-скъпи и по-бързи EPROM. Днес EPROM паметта се предлага с време за достъп по-малко от 100 ns.


Static Ram (SRAM) /Статична RAM памет/

Устройствата със статична RAM памет запазват данните дотогава, докато има DC захранване. Тъй като не се изискват специални действия (освен захранване) за запазване на съхранените данни, тези устройства се наричат статична памет. Те се наричат също /volatile/ летлива памет, защото няма да запазят данни без захранване. Основната разлика между ROM и RAM е, че в RAM се записва при нормална работа, докато ROM е програмиран извън компютъра и само се чете нормално. SRAM съхранява временно данни и се използва, когато размерът на паметта за четене/запис е сравнително малък. Днес малка памет RAM е с обем под 1 MB.

Фигура 9-4 илюстрира 4016 SRAM, която е 2K x 8 памет за четене/запис. Това устройство има 11 адресни входа и 8 входно/изходни връзки за данни. Това устройство е представително за всички SRAM устройства. Това е типичен представител на SRAM паметите. Управляващите входове на тази RAM са различни от по-рано показаните. Крачето *OE е означено с *G, *CS крачето е *S, а *WE крачето е означено с *W. Управляващите крачета имат същите функции като предишните изводи.

Други производители правят такива SRAM паметите като чипове 2016 и 6116.

TMS401B . . . NL PACKAGE
(TOP VIEW)



PIN NOMENCLATURE	
A0 - A10	Addresses
DQ1 - DQ8	Data In/Data Out
$\bar{Q}$	Output Enable
$\bar{S}$	Chip Select
V _{CC}	+5-V Supply
V _{SS}	Ground
W	Write Enable

Фиг. 9-5 илюстрира времедиаграми на четене и запис при SRAM 4016

5

паметта се проверява, за да се определи съвместимостта на дадена памет с определен микропроцесор.

8086, 80186, 80286 и 80386SX (16-b) интерфейс на паметта

Микропроцесорите 8086, 80186, 80286 и 80386SX се различават от 8088/80188 по три неща: (1) шината за данни е широка 16 бита вместо 8 бита, както при 8088/80188, (2) IO/*M крачето на 8088/80188 е заменен с краче M/*IO и (3) има нов контролен сигнал, наречен bus high enable (BHE). Адресният бит A₀ или BLE също се използва по различен начин.

Съществуват и други разлики между 8086/80186 и 80286/ 80386SX. Микропроцесорите 80286/80386SX имат 24-битова адресна шина (A₂₃-A₀) вместо 20-битовата адресна шина на 8086/80186. 8086/80186 съдържат M/*IO сигнал, докато 80286 и микропроцесора 80386SX съдържат управляващи сигнали *MRDC и *MWTCS вместо *RD и *WR.

16-битова управляваща шина

Шината за данни на 8086, 80186, 80286 и 80386SX е два пъти по-широка от шината за 8088/80188. Тази по-широка шина за данни предоставя уникален набор от проблеми, които не са били срещани преди. 8086, 80186, 80286 и 80386SX трябва да могат да записват данни наведнаж по 16-бита или по 8-бита по произволен адрес. Това означава, че 16-битовата шина за данни трябва да бъде разделена на две отделни секции (банки), които са с ширина 8 бита, така че микропроцесорът да може да записва или по (8 bit) или по два байта (16-бита).

Фигура 9-26 илюстрира двете банки на паметта. Едната банка (LB) съдържа всички места с четни номера на паметта, а другата банка (висока банка) съдържа всички нечетни места в паметта.


8086, 80186, 80286 и 80386SX използват BHE сигнала (висока банка) и адресния бит A₀ или BLE (разрешаване на ниска шина), за да изберат една или двете банки памет, използвани за пренос на данни. Таблица 9-3 показва логическите нива на тези два извода и избраната банка или банки.

9-4 8086, 80186, 80286, AND 80386SX (16-BIT) MEMORY INTERFACE

TABLE 9-3 Memory bank selection using BHE and BLE (A₀)

$\overline{BHE}$	$\overline{BLE} (A_0)$	Function
0	0	Both banks enabled for a 16-bit transfer
0	1	High bank enabled for an 8-bit transfer
1	0	Low bank enabled for an 8-bit transfer
1	1	No banks enabled


FIGURE 9-26 The high (odd) and low (even) 8-bit memory banks of the 8086/8028J6/8386SX microprocessors



Note: A_0 is labeled $\overline{BLE}$ (Bus low enable) on the 80386SX.

Изборът на банка се извършва по два начина: (1) отделен сигнал за запис се разработва за избор на запис към всяка банка от паметта или (2) отделни декодери се използват за всяка банка. Внимателното сравнение разкрива, че първата техника е най-евтиният подход към интерфейса на паметта за микропроцесорите 8086, 80186, 80286 и 80386SX.

FIGURE 9-28 The memory bank write selection inputs signals: HWR (high bank write) and LWR (low bank write).






FIGURE 9-27 Separate bank decoders

Фигура 9-27 показва два декодера 74LS138, използвани за избор на компоненти от 64K RAM памет за микропроцесора 80386SX (24-битов адрес). Тук декодерът U2 има краче BLE (A0), прикрепен към G2A, а декодерът U3 има BLE сигнал, свързан към неговия вход G2A. Тъй като декодерът се активира, когато всичките му разрешаващи входове са активни, декодерът U2 се активира само за 16-битова операция или 8-битова операция от ниската банка, а декодерът U3 се активира за 16-битова операция или 8-битова операция към високата банка. Тези два декодера и 16 X 64K RAM, които управляват, представляват 1M обем на системната памет за 80386SX. Декодерът U1 позволява U2 и U3 за диапазон на адресите на паметта 000000H-0FFFFFFH.

На фигура 9-7 адресният пин A0 не се свързва с паметта; всъщност той дори не съществува на микропроцесора 80386SX. Също така позицията на бит на адресната шина A1 е свързана към входа за адрес на паметта A0, A2 е свързан към A1 и т.н. Причината е, че A0 от 8086/80186 (или BLE от 80286/80386SX) вече е свързан към декодер U2 и не е необходимо да се свързва отново към паметта. Ако A0 или BLE е свързан към адресния извод A0 на паметта, ще се използва във всяка банка памет. Това означава, че половината от паметта се губи, ако A0 или BLE е свързан към A0.

Фигура 9-29 илюстрира тази проста схема, използваща PAL16L8 както за декодиране на паметта, така и за генериране на отделен строб за запис. Програмата за декодера PAL16L8 е илюстрирана в Пример 9-7. Забележете, че не само сигналът за избор, но и долният и горният строб за запис се генерират от PAL.

```

CHIP          DECODER2 PAL16L8

;pins 1    2    3    4    5    6    7    8    9
      10 A23 A22 A21 A20 A19 A18 A17 A16 AO GND


;pins 11    12    13    14    15 16 17
      18 19 20 BHE SEL LWR HWR NC NC MWTC NC
      NC VCC

EQUATIONS

/SEL = /A23 * /A22 * /A21 * /A20 * /A19 * A18 * A17 * /A16
/LWR = /MWTC * /AO /HWR = /MWTC * /BHE

```

FIGURE 9-29 A 16-bit memory decoder that places memory at locations 060000H-06FFFFH



80386DX и 80486 (32-бита) интерфейс на паметта

При 8- и 16-битови системи на паметта, микропроцесорът се свързва с паметта чрез своята шина за данни и управляващи сигнали, които избират отделни банки памет. Единствената разлика с 32-битовата система памет е, че микропроцесорът има 32-битова шина за данни и четири банки памет вместо една или две. Друга разлика е, че както 80386DX, така и 80486 (както SX, така и DX) имат 32-битова адресна шина, която обикновено изисква PLD декодери вместо интегрирани декодери, поради големия брой адресни битове.

Банки памет

Банките памет както за микропроцесорите 80386DX, така и за 80486 са показани на Фигура 9-32. Тези големи системи с памет съдържат четири 8-битови банки, всяка от които съдържа до 1GB памет. Изборът на банка се осъществява чрез сигналите за избор на банка BE3, BE2, BE1 и BE0. Ако се прехвърля 32-битово число, се избират и четирите банки; ако се прехвърля 16-битово число, се избират две

банки (обикновено BE3 и BE2 или BE1 и BE0); и ако се прехвърлят 8 бита, се избира една банка.





FIGURE 9-32 The memory organization for the 80386DX and 80486 microprocessors

FIGURE 9-33 Bank write signals for the 80386DX and 80486 microprocessors



32-битов интерфейс на паметта

Интерфейсът на паметта за 80386DX или 80486 изисква да генерираме четири строба за запис на банка и също така да декодираме 32-битов адрес. Няма интегрирани декодери, като например 74LS138, които лесно могат да реализират интерфейс за памет за микропроцесорите 80386DX или 80486. Адресните битове A0 и A1 не се включват, когато се декодира 32-битова памет. Тези адресни битове се използват в микропроцесора за генериране на сигнали за разрешаване на банката. Също така адресна шина A2 се свързва с адресен краче на паметта A0.

Фигура 9-34 показва система с памет 256K x 8 за микропроцесора 80486. Този интерфейс използва осем устройства с памет 32K x 8 SRAM и две устройства PAL16L8. Необходими са две устройства поради броя на адресните връзки, открити на микропроцесора. Тази система поставя SRAM паметта на адреси 02000000H-0203FFFFH.




FIGURE 9-34 A small 256K SRAM memory system interfaced to the 80486 microprocessor

Програмирането за PAL устройствата се вижда в Пример 9-9.

```

CHIP          DECODER4 PAL16L8

;pins 1 2 3 4 5 6 7 8 9 10
      MWTC BE0 BE1 BE2 BE3 A17 A28 A29 A30 GND

;pins 11 12 13 14 15 16 17 18 19 20
      A31 RB1 U2 NC WR0 WR1 WR2 WR3 RB0 VCC

EQUATIONS

/WR0 = /MWTC * /BE0
/WR1 = /MWTC * /BE1
/WR2 = /MWTC * /BE2
/WR3 = /MWTC * /BE3
/RB0 = /A31 * /A30 * /A29 * /A28 * /A17 * /U2
/RB1 = /A31 * /A30 * /A29 * /A28 * A17 * /U2

CHIP          DECODER5 PAL16L8

;pins 1 2 3 4 5 6 7 8 9 10
      A18 A19 A20 A21 A22 A23 A24 A25 A26 GND

;pins 11 12 13 14 15 16 17 18 19 20
      A27 U2 NC NC NC NC NC NC NC VCC

EQUATIONS

/U2 = /A27 * /A26 * A25 * /A24 * /A23 * /A22 * /A21 * /A20 * /A19 * /A18

```

PENTIUM и PENTIUM PRO (64-битов интерфейс на паметта)

Микропроцесорите Pentium и Pentium Pro, съдържат 64-битова шина за данни, която изисква или осем декодера (по един на банка) или осем отделни сигнала за запис. В повечето системи отделни сигнали за запис се използват с тези микропроцесори при свързване на паметта. Фигура 9-35 илюстрира организацията на паметта на Pentium и неговите осем банки памет. Това е почти идентично с 80486, освен че съдържа осем банки вместо четири.

Както при по-ранните версии на микропроцесора Intel, тази организация е необходима за съвместимост на паметта нагоре. Отделните строб сигнали на запис се получават чрез комбиниране на сигналите за разрешаване на банката с MWTC сигнала, който се генерира чрез комбиниране на M/IO и W/*R.





FIGURE 9-35 The memory organization of the Pentium microprocessor

FIGURE 9-36 The generation of the write strobes for the Pentium microprocessor



Динамична RAM

Тъй като RAM паметта често е много голяма, тя изисква много SRAM устройства на голяма цена или само няколко DRAM (динамични RAM) на много по-ниска цена. DRAM паметта, както е обсъдено накратко в раздел 9-1, е доста сложна, тъй като изисква адресно мултиплексиране и опресняване. Производителите на интегрални схеми са създали контролер за динамична RAM памет, който включва адресните мултиплексори и всички схеми за синхронизиране, необходими за опресняването.

DRAM запазва данните само за време 2-4 ms и изисква мултиплексиране на адресните входове. Ще разгледаме работата на DRAM по време на опресняването.


DRAM трябва да се обновява периодично, тъй като вътрешно съхранява данни върху кондензатори, които губят заряда си за кратък период от време. За да се обнови DRAM, съдържанието на част от паметта трябва периодично да се чете или записва. Всяко четене или запис автоматично опреснява цяла секция от DRAM. Броят на обновените битове зависи от размера на компонента на паметта и вътрешната му организация.

Циклите на опресняване се осъществяват чрез извършване на четене, запис или специален цикъл на опресняване, който не чете или записва данни. Цикълът на опресняване е изцяло вътрешен за DRAM и се извършва докато другите компоненти на паметта в системата работят. Този тип опресняване се нарича скрито опресняване, прозрачно опресняване или кражба на цикъл.

За да се осъществи скрито опресняване, докато другите компоненти на паметта функционират, цикъл само за RAS преобразува адрес на ред в DRAM, за да избере ред от битове, които да бъдат обновени. Входът RAS също така кара избраният ред да бъде прочетен вътрешно и презаписан в избраните битове. Това презарежда вътрешните кондензатори, които съхраняват данните. Този тип опресняване е скрит, защото става, докато микропроцесорът чете или записва в други секции на паметта.

Вътрешната организация на DRAM съдържа серия от редове и колони. 256K x 1 DRAM има 256 колони, всяка от които съдържа 256-бита, или редове, организирани в четири секции от 64K-бита всяка. Всеки път, когато се адресира място в паметта, адресът на колоната избира колона (или дума от вътрешна памет) от 1024 бита (по един на секция на DRAM). Фиг. 9-38 показва вътрешната структура на 256K x 1 DRAM. По-големите устройства с памет са структурирани подобно на устройството 256K x 1. Разликата обикновено се състои или в размера на всяка секция, или в броя на секциите в паралел.


FIGURE 9-6 Pin diagram of the 62256, 32K $\times$ 8 static RAM



PIN FUNCTION

A ₀ - A ₁₄	Addresses
IO ₀ - IO ₇	Data connections
CS	Chip select
OE	Output enable
WE	Write enable
V _{CC}	+5V Supply
GND	Ground

FIGURE 9-10 The 41256 dynamic RAM organized as a 256K $\times$ 1 memory device



PIN FUNCTIONS

A ₀ - A ₈	Addresses
Din	Data in
Dout	Data out
CAS	Column Address Strobe
RAS	Row Address Strobe
WR	Write enable
V _{CC}	+5V Supply
GND	Ground





FIGURE 9-8 RAS, CAS, and address input timing for the TMS4464 DRAM (Courtesy of Texas Instruments Incorporated)

FIGURE 9-7 The pin-out of the TMS4464, 64K × 4 dynamic RAM (DRAM). (Courtesy of Texas Instruments Incorporated)



(a)

PIN NOMENCLATURE	
A0-A7	Address Inputs
$\overline{\text{CAS}}$	Column Address Strobe
DQ1-DQ4	Data-In/Data-Out
$\overline{\text{G}}$	Output Enable
$\overline{\text{RAS}}$	Row Address Strobe
V _{DD}	+5-V Supply
V _{SS}	Ground
$\overline{\text{W}}$	Write Enable

(b)




FIGURE 9-11 The pin-outs of the 30-pin and 72-pin SIMM. (a) A 30-pin SIMM organized as $4\text{M} \times 9$ and (b) a 72-pin SIMM organized as $4\text{M} \times 36$.

DRAM контролери

В повечето системи интегралната схема на DRAM контролера изпълнява задачата за мултиплексиране на адреси и генериране на сигнали за управление на DRAM. Някои по-нови вградени микропроцесори като 80186/80188 включват схемата за опресняване като част от микропроцесора. Поради изключителната сложност на някои от по-новите DRAM контролери, тук подробно се описва Intel 82C08, който контролира до две банки от $256\text{ K} \times 16$ DRAM памет. С микропроцесорите S086 или 80286/80386SX това може да бъде до 1M байт памет.




FIGURE 9-38 The internal structure of a 256K x 1 DRAM. Note that each of the internal 256 words are 1,025-bits wide.





FIGURE 9-39 The timing diagram of the RAS refresh cycle for the TMS4464 DRAM (Courtesy of Texas Instruments Corporation)

FIGURE 9-40 The 82C08 DRAM controller that controls two banks of memory




Интерфейс на свързване на Flash памет

Флаш паметта (EEPROM) става обичайна за съхранение на информация за настройка на видео карти, както и за съхранение на системния BIOS в персоналния компютър, флаш паметта се намира и в много други приложения за съхраняване на информация, която се променя само от време на време. Единствената разлика между устройство с флаш памет и SRAM е, че устройството с флаш памет изисква 12V програмно напрежение, за да изтрие и запише нови данни. То може да се получи от захранването, или чрез преобразувател от 5 V към 12 V, предназначен за използване с флаш памет.

Фигура 9-21 илюстрира устройство с флаш памет 28F400 Intel, свързано с микропроцесора 8088. 28F400 може да се използва или като устройство с памет 512K x 8 или като устройство с памет 256K x 16. Тъй като е свързан с 8088, конфигурацията му е 512K x 8. Забележете, че контролните връзки на това устройство са идентични с тези на SRAM-CE, OE и WE. Единствените нови изводи са Vpp., който е свързан към 12 V за изтриване и програмиране; PWD, който избира режима на изключване при логическа 0 и също се използва за програмиране и BYTE, който избира операция с байт (0) или дума (1). Кроче DQ15 функционира като вход с най-младши адрес, когато се работи в байтов режим. Друга разлика е времето, необходимо за извършване на операция на запис. SRAM може да извърши операция за запис само за 10 ns, но флаш паметта изисква приблизително 0,4 секунди, за да се изтрие байт. Устройството с флаш памет има някакъв вътрешен регистър и се програмира с помощта на I/O техники. Тази глава разглежда неговия интерфейс с микропроцесора.

.AD



ФИГУРА 9-21 Устройство с флаш памет 28F400, свързано към микропроцесор 8088
Забележете на фигура 9-21, че избраният декодер е 74LS139, тъй като за такова голямо устройство с флаш памет е необходим само обикновен декодер. Декодерът използва адресна връзка A9 и IO/M като входове. Сигналят A₁₉ избира флаш паметта за адреси от 80000H до FFFFFH. и IO/M активира декодера.

Откриване на грешки с контрол по четност

Тъй като такива големи памети са налични в днешните системи и тъй като разходите за вериги са минимални, много производители на платки с памет са добавили контрол по четност към своите платки с RAM памет, Проверката за четност отчита броя на 1 в данните и показва дали те са четно или нечетно число. Ако всички данни са четни (имат четен брой 1-ни битове), може да се открие единична битова грешка. Паметта, с контрол по четност е 9 бита или 36 бита, за по-новите 72-пинов SIMM (модул с една линия памет) компоненти, намиращи се в компютърните системи.

РЕЗЮМЕ

1. Всички устройства с памет имат входни адреси; входове и изходи за данни или само изходи: щифт за избор; и един или повече щифтове, които контролират работата на паметта.
2. Адресните линии на компонент памет се използват за избор на едно от местата на паметта в устройството. Десет адресни пина имат 1024

комбинации и следователно могат да адресират 1024 различни места в паметта.

3. Линиите за данни в паметта се използват за въвеждане на информация, съхранена в място на паметта, както и за извличане на информация, прочетена от място в паметта. Производителите изброяват паметта си като например 4K x 4, което означава, че устройството има 4K места памет (4.096) и 4-бита се съхраняват на всяко място.
4. Изборът на паметта се осъществява чрез краче за избор на чип (CS) на много RAM или щифт за разрешаване на чип (CE) на много EPROM или ROM памет.
5. Функцията на паметта се избира от краче за разрешаване на изхода (OE) за четене на данни, който обикновено се свързва със системния сигнал за четене (RD или MRDC). Пинът за разрешаване на запис (WE), за запис на данни, обикновено се свързва със системния сигнал за запис (WR или MWTC).
6. EPROM паметта се програмира на EPROM програматор и може да бъде изтрита, ако е изложена на ултравиолетова светлина. Днес EPROM се предлагат в обеми от 1K x 8 до 128K x 8 и по-големи.
7. Флаш паметта (EEPROM) се програмира на място в системата с помощта на 12 V импулс за програмиране.
8. Статичната RAM (SRAM) запазва данните дотогава, докато има захранване. Тези типове памет се предлагат в размери до 128K x 8.
9. Динамичната RAM памет (DRAM) запазва данни само за кратък период, обикновено 2-4 ms. Това създава проблеми за дизайнера на системата памет, тъй като DRAM трябва да се обновява периодично. DRAM също имат мултиплексирани адресни входове, които изискват външен мултиплексор, който да осигури всяка половина от адреса в подходящ момент.
10. Декодерите на адрес на паметта избират EPROM или RAM за определена област от паметта. Често срещаните адресни декодери включват 74LS138 3-към-8 линейни декодер, 74LS139 2-към-4 линейни декодери и програмирана логика за избор под формата на PROM или PLD.
11. Адресните декодери чрез PROM и PLD за микропроцесори като 8088, Pentium Pro намаляват броя на интегралните схеми, необходими за създаване на функционираща система памет.
12. Интерфейсът на паметта с минимален режим 8088 съдържа 20 адресни линии, 8 линии за данни и 3 контролни линии: RD, WR и IO/M. Паметта 8088 функционира правилно само когато всички тези сигнали се използват за интерфейс на паметта.
13. Скоростта на достъп на EPROM трябва да е съвместима с микропроцесора, към който е свързана. Много EPROM имат лимит за достъп от 450 ns, което е много бавно за 5 MHz 8088. За да се заобиколи този проблем, се добавя такт за изчакване, за да се увеличи времето за достъп до паметта до 660 ns.
14. Проверките на четността са често срещани днес в много микропроцесорни системи. Допълнителен бит се съхранява с всеки байт памет, което прави паметта 9 бита вместо 8.
15. Функциите за корекция на грешки също са налични за системи с памет, но те изискват съхранение на много повече битове. Ако 8-битово число се съхранява със схема за корекция на грешки, той всъщност отнема 13-бита

памет: 5 за код за проверка на грешка и 8 за данните. Интегралните схеми за корекция на грешки са в състояние да коригират само еднобитова грешка.

16. Интерфейсът на паметта 8086/80286/80386SX има 16-битова шина за данни и включва контролен извод М/ИО. докато 8088 има 8-битова шина за данни и съдържа ИО/М сигнал. В допълнение има контролен сигнал, активиране на високо ниво на шината (BHE),
17. Паметта 8086/80386/80386SX е организирана в две 8-битови банки: висша банка и нисша банка. Висшата банка на паметта се активира от контролния сигнал на BHE а нисшата банка от адресния сигнал A0 или от контролния сигнал BLE.
18. Две общи схеми за избор на банките в 8086/80286/80386SX-система включват отделен декодер за всяка банка и отделни сигнали за управление на WR за всяка банка с общ декодер.
19. Паметта, свързана с 80386DX и 80486, има 32-битова даннова шина, и 32-битова адресна шина. Тя е организирана в четири банки памет, всяка от които е 8 битова. Сигналите за избор на банка се предоставят от микропроцесора като BE3, BE2, BE1 и BE0.
20. Паметта, свързана към Pentium и Pentium Pro, е с 64-битова даннова шина, избрана от 32-битова адресна шина. Тя е организирана в осем банки, всяка от които е 8 битова. Сигналите за избор на банка се изработват от микропроцесора като BE7-BE0.
21. Динамичните RAM контролери са предназначени да управляват компоненти на DRAM паметта. Много DRAM контролери днес съдържат адресни мултиплексори, броячи за опресняване и схеми, необходими за извършване на периодично опресняване на DRAM

Въведение в микропроцесора 80486

Микропроцесорът 80486 е ГИС, съдържащо над 1,2 милиона транзистора. В тази мощна интегрална схема са разположени модул за управление на паметта (MMU); пълен цифров копроцесор, който е съвместим с 80387; високоскоростна кеш памет от първо ниво, която съдържа 8К байта обем; и пълен 32-битов микропроцесор, който е съвместим нагоре с микропроцесора 80386. 80486 в момента се предлага с тактови честоти 25 MHz-100 MHz.

Разположение на изводите на 80486DX и 80486SX

Фигура 16-28 илюстрира изводите на микропроцесора 80486DX, 168-пинов PGA. 80486SX, също е опакован в 168-пинов PGA.

Когато се свързва микропроцесора 80486, всички Vcc крачета трябва да бъдат свързани към захранването за правилна работа. Захранването трябва да може да осигурява $5,0V \pm 10\%$, с до 1,2 А пиков ток за версията 33 MHz. Средният захранващ ток е 650 mA за версията 33 MHz. Изходите при лог. 0 позволяват до 4,0 mA изходен ток, изходите при лог. 1 позволяват ток до 1,0 mA. Ако са необходими по-големи изходни токове, тогава 80486 трябва да се буферира - буферират се адресите, данните и сигналите за контрол по четност.




FIGURE 16-28 The pin-out of the 80486 (Courtesy of Intel Corporation)

Микропроцесорите се съединяват с останалите компоненти на системата (памет и периферни устройства) чрез набор сигнални линии, наречен шина. Отделните компоненти се подсъединяват към шината посредством съгласуваща логика, наречена интерфейс. В шината се отделят групи сигнали по функционален признак - адреси и данни, управление на шината и арбитраж, определение на циклите на шината, управление на кеш паметта и регистриране на грешките.

2. Функционални групи сигнали при i486 и Pentium

2.1. Особенности на шината


Сред особеностите на шината на i486 и Pentium следва да се отбележат:

- немултиплексирани шини за адрес (32 разряда) и данни (32 разряда за i486 и 32/64 разряда за Pentium);

- еднотактова синхронизация (1x). Всички операции на шината са привързани към нарастващия фронт на тактовия сигнал CLK. Асинхронни по отношение на CLK са само сигналите за немислируемо прекъсване NMI и игнориране на грешката от устройството с плаваща запетая IGNNE#;

- пакетно предаване (до 16 байта);
- кеширано предаване;
- блокиране и псевдоблокиране на шината;
- съгласуване на вътрешната и външна кеш памет;
- ограничаване на адресното пространство до 1 MB за съвместимост с микропроцесора 8086;
- управление размера на шина данни с цел поддържане на 8/16 разредни периферни устройства;
- контрол на данните по четност.

Шината изисква всеки входен сигнал да се тества през валиден интервал на нарастващия фронт на тактовия импулс CLK и неговият ефект да се появи не по-рано от следващия фронт на CLK (фиг.8.1). Това предполага един пълен такт за комуникация между подателя и получателя на сигнала и най-малко един пълен такт за подготовка на отговора. На фиг.8.1 сигналът A# се активира в такт T1, но не се възприема до T2. Приемащата схема използва такта T2, за да определи отговора си и активира сигнала B# в T3. Останалите компоненти към шината възприемат B# като активен в T4. Символът "#" след името на сигнал означава, че той е активен с ниското си ниво.



Фиг. 8.1 Пример за шинен протокол

2.2. Цикли на шината

Взаимодействието на процесора с външните компоненти на системата се реализира посредством цикли на шината. Циклите на шината образуват две основни групи: предаване на данни и специални цикли. Към циклите за предаване на данни спадат: предварително извличане на инструкции; четене на данни от паметта или от входно-изходни устройства; запис на данни в паметта или във входно-изходните устройства. Към специалните цикли се отнасят: потвърждаване на прекъсване; спиране; изчистване на кеш паметта; отключване. Типът на цикли се задава посредством сигналите M/IO#, D/C#, W/R#.

Циклите за предаване на данни са два типа - пакетни и непакетни. В непакетните цикли се предават до четири (осем при Pentium) байта с максимална скорост два такта на един елемент данни (байт, дума, двойна дума или четворна дума). Когато се предава един елемент данни, цикълът се нарича единичен. Последователно повтарящи се единични цикли образуват многоциклова последователност.

Пакетните цикли осигуряват максимална скорост за предаване. В пакетен цикъл се предават до 16 байта (32 за Pentium) със скорост един елемент за такт. Те са въведени с цел кеширано четене, при което се осъществява запис на един ред във вътрешната кеш памет, но се използват и за четене на числа с плаваща запетая, четене на дескриптори от дескрипторните таблици и др. От непакетните цикли могат да се кешират само многоциклови последователности.

2.3. Сигнали на микропроцесорите 1486 и Pentium

2.3.1. Шини за адрес и данни

Адресната шина се състои от сигналите за адрес A2-A31, като A4-A31 са двупосочни. Като входове A4-A31 се използват за определяне на адресите на вътрешната кеш памет, когато се обявяват за недостойверни от страна на външните схеми. От младшите разреди на адреса A0-A1 се формират сигналите BE0#-BE3#, които се използват за определяне на валидните байтове на данновата шина. Входният сигнал A20M# осигурява затваряне на адресното пространство на 1MB.

По двупосочната шина данни може да се предава двойна дума (четворна за Pentium), като младшият байт се предава по линиите D0-D7, а старшият по линиите D24-D31 (D56-D63 за Pentium). Всеки байт данни се придружава с контролен бит по четност. Контролните битове се предават по двупосочните линии DP0-DP3 (DP0-DP7 за Pentium) съответно. Изходният сигнал PCN# регистрира наличието на грешка по четност в един или няколко байта. Размерът на шина данни може да се управлява и от външните схеми чрез сигналите BS8# и BS16#. Тези сигнали установяват размера на шината за текущия цикъл съответно 8 или 16 разреда и се използват при работа с 8/16 разредни устройства. Те оказват влияние на броя цикли на шината, които трябва да се изпълнят, за да се предаде елемент данни с необходимия размер.

2.3.2. Сигнали за определяне на цикъла и управление

Сигналите за определяне на цикъла и управление определят типа и посоката на предаване на данните, моментите от време, когато данните стават достоверни или недостоверни и възможността за кеширане.

Началото на всеки цикъл се отбелязва с активиране на сигнала ADS#, показващ, че на шината на процесора се намират валидни (достоверни) сигнали за адрес и тип на цикъла. При непакетните цикли всеки адрес се отбелязва с активиране на ADS# и единично предаване на данни. В пакетните цикли с ADS# се отбелязва само началото на последователност от адреси и съответстващи предавания на данни.

Типът на цикъла на шината се определя от двоичната комбинация на сигналите M/IO#, D/C# и W/R#. Сигналят M/IO# (памят/вход-изход) разграничава адресното пространство на паметта от входно-изходното адресно пространство. Сигналят D/C# (данни/управление) разграничава циклите по предаване на данни от останалите цикли, а W/R# (запис/четене) определя посоката на предаване на данните. Таблица 8.1. съдържа валидните двоични комбинации на тези сигнали и съответстващите типове цикли.

Завършването на текущия цикъл за предаване на данни се осъществява при получаване на входния сигнал RDY# (готовност). С този сигнал външните схеми (памят или входно-изходни устройства)

показват, че са поставили достоверни данни върху шина данни или че са възприели данните от процесора. Този сигнал се възприема в края на втория такт на цикъла. Външните устройства могат да формират сигнала RDY# след възвеждане на състояния (тактове) на изчакване до стабилизация на данните. Сигналят RDY# винаги завършва текущия цикъл на шината, даже ако е издаден по средата на пакетен цикъл.

В пакетните предавания се използва сигналят BRDY# (пакетна готовност). Той е аналогичен на сигнала RDY#, но не прекратява текущия пакетен цикъл. Процесорът реагира на BRDY#, очаквайки в следващия такт ново предаване на данни. Издаването на сигнала BLAST# прекратява пакета. Сигналят BLAST# (последен в пакета) показва последното предаване във всеки цикъл (пакетен или непакетен) от страната на процесора. Когато е издаден BLAST# подаденият към процесора BRDY# действа като RDY#. Ако BLAST# не е активиран, то за завършване на цикъла е необходимо допълнително предаване.

Входният сигнал KEN# (разрешение на кеш) разрешава вътрешната кеш памет. Ако този сигнал е подаден, процесорът ще изпълни толкова последователни цикли, колкото са необходими за запълване на 16 байтовия ред на кеш паметта.

M/IO	D/C#	W/R#	Вид на предаването
0	0	0	Потвърждение на прикљосването
0	0	1	Специални цикли на шината
0	1	0	Четене на данни от входа/изхода
0	1	1	Запис на данни към входа/изхода
1	0	0	Преварително извличане на инструкции от паметта
1	0	1	(резервиран)
1	1	0	Четене на данни от паметта
1	1	1	Запис на данни в паметта

2.3.3. Управление на шината

Сигналите за управление на шината, цикълът за потвърждаване на прекъсване и специалните цикли на шината влияят на временната диаграма на предаване и защитните действия на шината на процесора. Част от тях се използват във всички системи, а други - в системи с няколко водещи на шината. Сигналите, които се използват във всички системи са: RESET, привеждащ системата в начално състояние; INTR - сигнал за маскируемо прекъсване, NMI - сигнал за немаскируемо прекъсване.

Сигнали, използвани в системи с няколко водещи на шината:

BREQ (заявка за шината) - изходен сигнал, с който процесорът иска достъп до шината или индицира, че в дадения момент я използва. Този сигнал може да се подаде на външна арбитражна схема, която да управлява достъпа до шината между няколко водещи (например в мултипроцесорна система).

HOLD - входен сигнал, заставащ процесора да освободи шината. В отговор процесорът след завършване на текущия цикъл привежда болшинството от сигналите си в плаващо състояние и издава потвърждаващия сигнал AHOLD.

AHOLD - разрешение за заемане на шината в отговор на HOLD.

LOCK - позволява на процесора да изпълни няколко цикъла на шината без прекъсване от сигнала HOLD. Сигналят LOCK се формира в операциите четене-модификация-запис, в циклите за потвърждаване на прекъсването и зареждане на дескрипторите на сегментите.

PLOCK - аналогично на LOCK позволява на процесора да изпълни няколко шинни цикъла без

прекъсване от HOLD. Той се издава във всички многоциклови последователности, в които предаваните данни са изравнени на границата на четворни думи (предаване на 64 разредни операнди с плаваща запетая и запълване на ред в кеш паметта).

BOFF# - входен сигнал за бързо преотстъпване на шината. Показва, че на друг водещ е нужно да завърши цикъл на шината преди завършване на текущия цикъл на процесора. Той се използва за предотвратяване на взаимна блокировка, при която нито процесорът, нито другият водещ, могат да завършат своите операции, тъй като всеки очаква някакво действие от другия. Реакцията на BOFF# е аналогична на HOLD, но по-бърза, защото не се изчаква завършване на цикъла, а шината се освобождава в следващия такт и потвърждение не се издава. След сваждане на BOFF# процесорът надеждно осъществява рестартиране на цикъла, който е прекъснат.

2.3.4. Управление на кеш паметта

Управлението на кеш паметта осигурява съгласуване между вътрешната кеш памет, основната памет и външната кеш памет. Данните при четене могат да се кешират (запишат във вътрешната кеш памет) при активен входен сигнал KEN#. Всяка 4K страница в основната памет може да бъде определена като кешируема или не, и да ѝ се зададе принципа на кеширане с обратен или едновременно запис. Сигналят PCD показва дали текущата страница е кешируема, а сигналят PWT определя принципа на кеширане.

Входният сигнал AHOLD (адресен HOLD) застава процесора да приведе в следващия такт адресната си шина в плаващо състояние. Това позволява на външна схема да предаде адрес в процесора за обявяване за недостоверен ред във вътрешната кеш памет. Адресът се придружава от входния сигнал EADS# (достоверен външен адрес).

Входният сигнал FLUSH# (изчистване на вътрешната кеш памет) застава процесора да изчисти съдържанието на цялата кеш памет.

В системата инструкции са включени две инструкции за работа с кеш паметта:

invd - стартира цикъл изчистване на кеш паметта. В този цикъл се изпълняват две действия: пребръща в недействително съдържанието на вътрешната кеш и уведомява външната кеш да обяви за недостоверно цялото си съдържание;

wbinvd - обявява като недостоверно съдържанието на вътрешната кеш памет, застава външната кеш памет да запише цялото си съдържание в основната памет, след което да го обяви за невалидно.

2.3.5. Управление на грешките с плаваща запетая

Механизмът за управление на грешките с плаваща запетая се използва за съвместимост с процесора 8086 и операционната система DOS.

Входният сигнал FERR# (грешка от плаваща запетая) показва, че е възникнала немаскируема грешка при действие с плаваща запетая и е аналогичен на сигнала ERROR# на копроцесорите 80287 и 80387. За съвместимост с DOS този сигнал трябва да се подаде на входа за немаскируемо прекъсване NMI. Входният сигнал IGNE# служи за игнориране на грешките от плаваща запетая.


3. Цикли за запис и четене

Циклите на шината управляват предаванията на данните чрез последователна смяна на сигналите на шината. Началото на циклите на шината се отбелязва с подаване на сигнала за състояние на адреса ADS#. Минималният цикъл за единично предаване (четене или запис) заема два такта и се нарича цикъл "2-2". Ако външната схема не може да реагира в течение на втория такт, то се въвежда такт на изчакване и цикълът се превръща в цикъл "3-3" и т.н.


3.1. Единични цикли

На фиг.8.2 е показана времедиаграмата при непакетирани цикли "2-2". Сигналите, чието обозначение завършва със знака "#", са активни при ниско ниво. Знакът "*" означава недостовирен сигнал, а пунктирните линии показват, че значението на сигнала е безразлично. Цикълът започва с появата на стабилен адрес и сигналите за определяне на цикъла (A2-A31, M/IO#, D/C#, BE0#-BE3#). Активирането от процесора на сигнала ADS# показва, че тези сигнали са стабилни. Първият такт се използва само за предаване на адреса и определяне типа на цикъла. В случай на цикъл за четене

външната схема дешифрира адреса и подготвя данните. През втория такт ADS# се сваля, но адресът и другите сигнали за определяне на цикъла остават стабилни. За завършване на предаването външната схема трябва да предаде сигнала за готовност RDY# преди края на втория такт. Процесорът проверява този сигнал по нарастващия фронт на CLK в третия такт. Сигналят RDY# показва, че външната схема може да приеме данните при запис или да предостави данните при четене. Освен това RDY# разрешава подаването на следващ сигнал ADS#, ако са необходими още предавания на данни. Ако външната схема не може да отреагира навреме, тя не трябва да издава RDY# до формиране на правилната реакция. МП издава сигнала BLAST# в последния (втори) такт на цикъла. МП издава този сигнал във всички цикли на шината, показвайки кога очаква завършване на предаването. В циклите за четене се осъществява контрол по четност на разрешените байтове. Изходният сигнал PCHK# показва грешката от контрола за предидущия такт. Той е достоверен един такт след RDY#.



Фиг. 8.2. Непакетен цикъл



Фиг. 8.4. Кешуран пакетен цикъл

На фиг.8.4. е показана времедуаграмата на кешуран пакетен цикъл, който изпълва кеш паметта по 32-битовата шина данни и предава 4 двойни думи. За да се осъществи кешурано пакетно предаване

Пакетът започва с подаване на адреса, сигналите за тип на цикъла и сигнала ADS#, както и в непакетните цикли. Външната схема издава сигнала KEN# в края на първия такт и го сменя след началото на втория такт. В отговор на изменението на KEN# процесорът сменя BLAST#, показвайки, че за завършване на цикъла са необходими допълнителни предавания. В края на втория такт външната схема поставя на шина данни първата двойна дума и заявява своята готовност като активира

BRDY# и сменя RDY#. Останалите двойни думи се въвеждат без издаване на ADS# от последователни адреси, които се определят от външната схема в зависимост от първия подаден адрес. Сигналят BRDY# се тества във всеки следващ такт и ако той е издаден, данните се въвеждат в процесора. В последното предаване на цикъла процесорът винаги активира BLAST#, показвайки, че очаква края на предаването. В края на пакетния цикъл отново трябва да бъде издаден KEN# един такт преди издаването на BLAST#. Получаването на BRDY# при издаден BLAST# завършва пакетния цикъл. Ако са издадени и двата сигнала BRDY# и RDY#, BRDY# се игнорира. В този случай пакетният цикъл се отменя преждевременно и започва нов цикъл, ако за изпълването на реда на кеш паметта са необходими допълнителни цикли. Контролът по четност се осъществява както в непакетните цикли. В пакетните цикли също могат да се въвеждат тактове на изчакване.

Прекъсвания и изключения

1. Видове прекъсвания и изключения

Реакцията на процесора на външни и вътрешни събития се реализира посредством механизма на прекъсване. Вътрешните събития се наричат още изключения и възникват в резултат на програмни или апаратни особености на системата. Те са синхронни по отношение изпълнението на програмата. По отношение момента на откриването им и точката на връщане в прекъснатата програма те могат да бъдат:

- грешки - откриват се преди или по време на изпълнение на инструкцията, която след обработка на изключението се рестартира при възстановено състояние на процесора;
- капани - откриват се на границата между две инструкции и възстановяването е от следващата инструкция;
- аборти (критични грешки) - предизвикват се от програмни и апаратни проблеми, при които не е възможно да се продължи изпълнението на програмата.

Външните събития предизвикват прекъсвания. Те са асинхронни по отношение на работата на процесора и се възприемат чрез входовете за прекъсване. Прекъсванията могат да бъдат маскируеми (вход INTR) или немаскируеми (вход NMI). Особен вид прекъсване е началното установяване (вход RESET).

Прекъсванията и изключенията се разпознават по техния номер (табл. 9.1), който може да бъде от 0 до 255. Номерата от 0 до 31 съответстват на точно определено изключение, а номера от 32 до 255 се използват за външни маскируеми прекъсвания. Номерът се издава от прекъсващото устройство през цикъл на шината за потвърждаване на прекъсването.

Таблица 9.1.

Номер	Причина	Тип	Рестарт	Код на грешка
0	Грешка при деление	Нарушение	Да	Няма
1	Тестване	Нарушение/капан	Да	Няма
2	Немаскируемо прекъсване	Капан	Да (*)	Няма
3	Контролна точка	Капан	Да (*)	Няма
4	Препълване	Капан	Да (*)	Няма
5	Нарушаване границите на масив	Нарушение	Да	Няма
6	Недействителен код на операция	Нарушение	Да	Няма
7	Устройството не е достъпно	Нарушение	Да	Няма
8	Двойно нарушение	Авария	Не	Да (0)
9	Не се използва			
10	Недействителен TSS	Нарушение	Да	Да
11	Неприсъствие на сегмент	Нарушение	Да	Да
12	Нарушение на стека	Нарушение	Да	Да
13	Нарушение на общата защита	Нарушение/капан	Да	Да
14	Странично нарушение	Нарушение	Да	Да
15	Резервирано			
16	Грешка с главаща запетая	Нарушение	Да	Няма
17	Контрол на изравняване	Нарушение	Да	Да (0)
18 - 31	Резервирани			

(*) - рестарт от следващата инструкция

Едно прекъсване може да не бъде разпознато в два случая - когато е маскирано и когато момента се обработва друго прекъсване с по-висок приоритет. Маскирането на външните прекъсвания се осъществява чрез флага IF на регистъра EFLAGS. При IF=0 прекъсванията по вход


INTR# са маскирани, а при IF=1 тези прекъсвания са разрешени. Немаскируемото прекъсване не се разпознава само, когато пристигне в момент на обработка на друго немаскируемо прекъсване. Маскиране на изключение 1 (изключение при настройка) се извършва с флага RF в регистъра EFLAGS.

Едновременно възникнали изключения и прекъсвания се обработват съгласно следния приоритет в намаляващ ред: всички грешки, с изключение на номер 1; капани; изключение 1 за текущата инструкция; изключение 1 за следващата инструкция; немаскируеми прекъсвания по вход NMI; маскируеми прекъсвания по вход INTR, като по-малък номер означава по-висок приоритет. Процесорът обработва най-напред прекъсване или изключение от класа с най-висок приоритет. Изключенията с по-нисък приоритет се отхвърлят, а прекъсванията с по-нисък приоритет остават висещи.

2. Алгоритъм на процесора при обработка на прекъсвания и изключения

Прекъсванията и изключенията се обработват по следния начин. Първо в стека се запазва съдържанието на регистрите EFLAGS, CS и EIP. Второ, идентифицира се прекъсването, за да се получи неговият номер. Трето, чрез получения номер се индексира съответен елемент в таблицата с дескриптори на прекъсвания (IDT - Interrupt Descriptor Table). Таблицата IDT асоциира с всеки номер на прекъсване или изключение описание (дескриптор) на адреса и начина на извикване на програмата, която го обслужва. Следва изпълнение на програмата за обслужване на прекъсването или изключението, която трябва да завършва с инструкцията *iret*. При изпълнение на *iret* се възстановяват регистрите EFLAGS, CS и EIP от стека и управлението се предава в точката, където е възникнало прекъсването или изключението.

Таблицата IDT може да бъде разположена на произволно място в паметта, като местоположението и размерът ѝ се задават чрез специален регистър - IDTR. Всеки дескриптор в IDT е с размер 8 байта и номерът му съответства на номера на прекъсването или изключението, което той обслужва. Дескрипторите могат да бъдат три вида: шлюзове към задачи; шлюзове към прекъсване и шлюзове към капани (фиг.9.1). Шлюз към прекъсване или капан сочи косвено към процедура, която се изпълнява в контекста на текущата задача. Селекторът на шлюза указва дескриптор на кодов сегмент от глобалната (GDT) или локалната (LDT) дескрипторни таблици. Полеето за отместване задава началото на процедурата, обработваща прекъсването или изключението. Единствената разлика между шлюз към капан и шлюз към прекъсване е, че при използване на шлюз към прекъсване автоматично се нулира флагът IF, като по този начин се маскират следващите прекъсвания. Шлюз към задача предизвиква прекъсване към задача за обслужване на даденото изключение или прекъсване. Обслужването на прекъсване е подчинено на общите правила за защита, характерни за защитения режим на работа на микропроцесорите Ix86.



Фиг. 9.1. Предаване на управлението за обработка на прекъсване

Определен тип изключения предизвикват също и записване на код за грешка в стека, който може да се използва за определяне на причината, предизвикала изключението. Форматът на кода на грешка е подобен на формата на селектор с изключение значението на трите младши бита: най-

младшият бит (бит 0) показва дали изключението е предизвикано от външно за програмата събитие (стойност 1), а бит 1 се установява в 1, ако индексираният част от кода на грешката (битове 3-15) се отнася до шлюз в IDT. Ако бит 1 не е установен, тогава следващият бит 2 показва дали кодът на грешката се отнася до GDT (стойност 0) или LDT (стойност 1). Останалите 14 бита са селектор към необходимия сегмент в съответната таблица. По този начин едно прекъсване може да бъде обслужено от няколко различни програми в зависимост от кода за грешка.

Прекъсвания и изключения могат да бъдат генерирани програмно посредством инструкцията *int n*, където *n* е произволен номер на прекъсване в интервала 0-255. Следва да се има пред вид, че с тази инструкция могат да се изпълнят процедурите за обработка, както на маскируеми, така и на немаскируеми прекъсвания, но без характеристиката за тези случаи апаратна реакция. Например прекъсванията, генерирани с инструкцията *int n* не могат да бъдат маскирани с флага IF. В стека не се записва и код за грешка, така че съществува опасност да не се възстанови правилната стойност на EIP след връщане от обработващата процедура.

Инструкциите за работа с флага IF (*sti* - установяване в 1 и *cfi* - нулиране) могат да бъдат изпълнявани само при текущо привилегировано ниво CPL по-малко или равно на значението на флаговите IOPL в EFLAGS. Неявно върху съдържанието на EFLAGS и следователно върху флага IF, въздействат инструкциите, възстановяващи EFLAGS от стека - *popf*, *iret*, обръщение към шлюз на прекъсване и превключване на задачи.


Маскиране на изключения и прекъсвания е необходимо и при превключване на стекови сегменти. Обикновено за тази цел се използват две инструкции, например:

```
mov  SS, AX      ; зареждане селектора на новия стек с ss:mem
mov  ESP, StackTop ; установяване на стековия указател на върха на стека
```

Ако се регистрира прекъсване или изключение между двете инструкции, то двете части на логическия адрес към стека (SS:ESP) няма да си съответстват за обработващата прекъсването процедура. За да се предотврати такава ситуация автоматично се забраняват прекъсвания и изключения за тестване след инструкциите, изменящи регистра SS (*mov* в SS и *pop* в SS), докато не се изпълни следващата ги инструкция. Проблемът не съществува, ако за зареждане в SS се използва инструкцията *lss*.

3. Потвърждаване на външно прекъсване

Когато процесорът получи маскируемо прекъсване чрез входа си INTR, той завършва текущата инструкция и ако обслужването на това прекъсване е разрешено, стартира цикъл по шината, наречен цикъл за потвърждаване на прекъсване (фиг.9.2). Чрез този цикъл процесорът получава от прекъсващото устройство номера на прекъсването. Външното устройство, което генерира прекъсването, най-често е контролерът I8259A, но неговата роля може да се изпълнява и от специализирана за целта логика. Цикълът за потвърждаване на прекъсване е въведен за удобство на изискванията на контролера I8259A.



Фиг. 9.2. Цикъл за потвърждаване на прекъсване

Процесорът потвърждава прекъсването, получено по вход INTR, изпълнявайки два блокирани цикъла за четене, разделени с 4 празни такта. В отговор на сигнала INTR, който се проверява в началото на всяка инструкция, микропроцесорът активира сигнала ADS# заедно със сигналите M/IО#, D/C# и W/R# в комбинация 000 (тип на цикъл за потвърждаване на прекъсване). Адресните изводи с изключение на A2 и BE0# се установяват в състояние 0. Сигналят A2 е с високо ниво през първия цикъл (адрес 0..04h) и с ниско ниво през втория (адрес 0..00h). По време на първия цикъл четене се изчаква RDY#, но данните се игнорират. През втория цикъл при пристигане на RDY# от младшия байт на данновата шина (D0-D7) се приема номерът на прекъсването. Сигналят LOCK# е активен през цялото време до завършване на втория цикъл, за да осигури неделимост на двата цикъла.